跳至主導覽
跳至搜尋
跳過主要內容
國立中央大學 首頁
說明與常見問題
English
中文
首頁
人才檔案
研究單位
研究計畫
研究成果
資料集
榮譽/獲獎
學術活動
新聞/媒體
影響
按專業知識、姓名或所屬機構搜尋
Thin Relaxed SiGe Layers for Strained Si CMOS
P. S. Chen,
S. W. Lee
, M. H. Lee, C. W. Liu, M. J. Tsai
材料科學與工程研究所
研究成果
:
書貢獻/報告類型
›
會議論文篇章
›
同行評審
總覽
指紋
指紋
深入研究「Thin Relaxed SiGe Layers for Strained Si CMOS」主題。共同形成了獨特的指紋。
排序方式
重量
按字母排序
Keyphrases
SiGe
100%
Strained Si
100%
SiGe Layer
100%
Si CMOS
100%
Uniform Layer
33%
Ge Buffer
16%
Epilayer
16%
Smooth Surface
16%
NMOSFET
16%
Large Lattice Mismatch
16%
Mobility Enhancement
16%
Dislocation Network
16%
SiGe Nanostructures
16%
Thickness Reduction
16%
Cost Surface
16%
Material Science
Epilayers
100%
Lattice Mismatch
100%
Metal-Oxide-Semiconductor Field-Effect Transistor
100%
Surface (Surface Science)
100%
Nanostructure
100%