跳至主導覽
跳至搜尋
跳過主要內容
國立中央大學 首頁
說明與常見問題
English
中文
首頁
人才檔案
研究單位
研究計畫
研究成果
資料集
榮譽/獲獎
學術活動
新聞/媒體
影響
按專業知識、姓名或所屬機構搜尋
The issues on the power consumption of Trigate FinFET: The design and manufacturing guidelines
Steve S. Chung,
E. R. Hsieh
電機工程學系
研究成果
:
書貢獻/報告類型
›
會議論文篇章
›
同行評審
1
引文 斯高帕斯(Scopus)
總覽
指紋
指紋
深入研究「The issues on the power consumption of Trigate FinFET: The design and manufacturing guidelines」主題。共同形成了獨特的指紋。
排序方式
重量
按字母排序
Keyphrases
Power Consumption
100%
Current Variation
100%
Oxide Thickness Variation
100%
Line Variation
100%
Trigate FinFET
100%
Geometric Variation
100%
Ion Current
50%
Downscaling
50%
Aspect Ratio
50%
Fin Field-effect Transistor (FinFET)
50%
Induced Variation
50%
Tri-gate
50%
Static Power
50%
Off-state Leakage Current
50%
Gate Capacitance
50%
Fin Width
50%
Height Scale
50%
Line Roughness
50%
Gate Oxide
50%
Active Power Consumption
50%
Fin Height
50%
Engineering
Electric Power Utilization
100%
Oxide Thickness
100%
Experimental Result
50%
Active Power
50%
Fin Width
50%
Gate Capacitance
50%
Fin Height
50%
Induced Roughness
50%
Gate Oxide
50%
Aspect Ratio
50%