跳至主導覽
跳至搜尋
跳過主要內容
國立中央大學 首頁
說明與常見問題
English
中文
首頁
人才檔案
研究單位
研究計畫
研究成果
資料集
榮譽/獲獎
學術活動
新聞/媒體
影響
按專業知識、姓名或所屬機構搜尋
Sensitisable-path-oriented clustered voltage scaling technique for low power
J. Y. Jou
, D. S. Chou
電機工程學系
研究成果
:
雜誌貢獻
›
期刊論文
›
同行評審
6
引文 斯高帕斯(Scopus)
總覽
指紋
指紋
深入研究「Sensitisable-path-oriented clustered voltage scaling technique for low power」主題。共同形成了獨特的指紋。
排序方式
重量
按字母排序
Keyphrases
Low Power
100%
Voltage Scaling
100%
Scaling Technique
100%
Path-oriented
100%
Clustered Voltage
100%
Downscaling
20%
Circuit Performance
20%
Reduction Rate
20%
Benchmark Circuits
20%
Power Reduction
20%
False Path
20%
Average Power Consumption
20%
Scaling Algorithm
20%
CMOS Digital Integrated Circuits
20%
Engineering
Voltage Scaling
100%
Electric Power Utilization
20%
Digital Circuits
20%
Circuit Performance
20%
Average Power
20%
Reduction Ratio
20%
Computer Science
Scaling Technique
100%
Digital Circuit
25%
Benchmark Circuit
25%
Average Power Consumption
25%