跳至主導覽
跳至搜尋
跳過主要內容
國立中央大學 首頁
說明與常見問題
English
中文
首頁
人才檔案
研究單位
研究計畫
研究成果
資料集
榮譽/獲獎
學術活動
新聞/媒體
影響
按專業知識、姓名或所屬機構搜尋
On-chip bus encoding for LC cross-talk reduction
Jiun Sheng Huang, Shang Wei Tu,
Jing Yang Jou
電機工程學系
研究成果
:
書貢獻/報告類型
›
會議論文篇章
›
同行評審
4
引文 斯高帕斯(Scopus)
總覽
指紋
指紋
深入研究「On-chip bus encoding for LC cross-talk reduction」主題。共同形成了獨特的指紋。
排序方式
重量
按字母排序
Keyphrases
Encoding Method
100%
Delay Constraint
100%
Coupling Delay
100%
Interconnect Delay
100%
On-chip Bus
100%
Working Frequency
100%
Global Interconnect
100%
Crosstalk Reduction
100%
Coding Scheme
50%
Integrated Circuits
50%
Coupling Capacitance
50%
Device Sizing
50%
Deep Submicron Technology
50%
Bus Structure
50%
Switching Pattern
50%
Bus Delay
50%
Bus Encoding
50%
Chip Performance
50%
Flexible Bus
50%
Continuous Shrinkage
50%
Engineering
Interconnects
100%
Crosstalk
100%
Encoding Method
100%
Delay Constraint
100%
Simulation Result
50%
Coupling Capacitance
50%
Encoding Scheme
50%
Integrated Circuit
50%
Computer Science
Interconnect Delay
100%
Delay Constraint
100%
Coupling Capacitance
50%
Encoding Scheme
50%
Integrated Circuit
50%