跳至主導覽
跳至搜尋
跳過主要內容
國立中央大學 首頁
說明與常見問題
English
中文
首頁
人才檔案
研究單位
研究計畫
研究成果
資料集
榮譽/獲獎
學術活動
新聞/媒體
影響
按專業知識、姓名或所屬機構搜尋
Multilevel full-chip routing with testability and yield enhancement
Katherine Shu Min Li
, Chung Len Lee
, Yao Wen Chang
, Chauchin Su
, Jwu E. Chen
電機工程學系
研究成果
:
雜誌貢獻
›
會議論文
›
同行評審
2
引文 斯高帕斯(Scopus)
總覽
指紋
指紋
深入研究「Multilevel full-chip routing with testability and yield enhancement」主題。共同形成了獨特的指紋。
排序方式
重量
按字母排序
Keyphrases
Testability
100%
Yield Improvement
100%
Congestion
100%
Full-chip
100%
Routing Algorithm
66%
Oscillation Ring
66%
Manufacturability
66%
Diagnosability
33%
Fault Coverage
33%
Benchmark Circuits
33%
Signal Integrity
33%
Routing Congestion
33%
Crosstalk Effect
33%
Ring Test
33%
Diagnosis Scheme
33%
Router
33%
Fault Probability
33%
Ring Method
33%
Optical Proximity Correction
33%
Multiple Faults
33%
Routing Density
33%
Routing Framework
33%
Computer Science
Experimental Result
100%
Yield Enhancement
100%
Routing Algorithm
100%
Fault Coverage
50%
Benchmark Circuit
50%
Signal Integrity
50%
Routing Congestion
50%
Routing Density
50%
Engineering
Testability
100%
Experimental Result
66%
Interconnects
66%
Manufacturability
66%
Routing Algorithm
66%
Crosstalk
33%