跳至主導覽
跳至搜尋
跳過主要內容
國立中央大學 首頁
說明與常見問題
English
中文
首頁
人才檔案
研究單位
研究計畫
研究成果
資料集
榮譽/獲獎
學術活動
新聞/媒體
影響
按專業知識、姓名或所屬機構搜尋
Low voltage low power high-speed BiCMOS multiplier
Kuo Hsing Cheng
, Yu Kwang Yeha, Farn Son Lian
電機工程學系
研究成果
:
會議貢獻類型
›
會議論文
›
同行評審
總覽
指紋
指紋
深入研究「Low voltage low power high-speed BiCMOS multiplier」主題。共同形成了獨特的指紋。
排序方式
重量
按字母排序
Keyphrases
Low-voltage Low-power
100%
BiCMOS
100%
Supply Voltage
50%
BiCMOS Technology
50%
Booth Algorithm
50%
Partial Product
50%
Bit-parallel multiplier
50%
Computer Science
Supply Voltage
100%
Partial Product
100%
Engineering
Supply Voltage
100%