跳至主導覽
跳至搜尋
跳過主要內容
國立中央大學 首頁
說明與常見問題
English
中文
首頁
人才檔案
研究單位
研究計畫
研究成果
資料集
榮譽/獲獎
學術活動
新聞/媒體
影響
按專業知識、姓名或所屬機構搜尋
Invalid state identification for sequential circuit test generation
Hsing Chung Liang, Chung Len Lee, Jwu E. Chen
電機工程學系
研究成果
:
雜誌貢獻
›
會議論文
›
同行評審
8
引文 斯高帕斯(Scopus)
總覽
指紋
指紋
深入研究「Invalid state identification for sequential circuit test generation」主題。共同形成了獨特的指紋。
排序方式
重量
按字母排序
Keyphrases
Sequential Circuits
100%
Circuit Testing
100%
Invalid
100%
Test Case Generation
100%
State Identification
100%
Search Algorithm
25%
Generation Time
25%
Detection Efficiency
12%
Reachable States
12%
Complete Set
12%
Fault Coverage
12%
Benchmark Circuits
12%
Coverage Hole Detection
12%
Computer Science
Sequential Circuit
100%
Test Generation
100%
Searching Algorithm
40%
Generation Time
40%
Experimental Result
20%
And-States
20%
Reachable State
20%
Fault Coverage
20%
Benchmark Circuit
20%
Engineering
Sequential Circuits
100%
Circuit Test
100%
Search Algorithm
66%
Experimental Result
33%
Complete Set
33%
Physics
Generation Time
100%
Material Science
Electronic Circuit
100%