跳至主導覽
跳至搜尋
跳過主要內容
國立中央大學 首頁
說明與常見問題
English
中文
首頁
人才檔案
研究單位
研究計畫
研究成果
資料集
榮譽/獲獎
學術活動
新聞/媒體
影響
按專業知識、姓名或所屬機構搜尋
Implementation of FPGA-based Accelerator for Deep Neural Networks
Tsung Han Tsai
, Yuan Chen Ho, Ming Hwa Sheu
電機工程學系
研究成果
:
書貢獻/報告類型
›
會議論文篇章
›
同行評審
22
引文 斯高帕斯(Scopus)
總覽
指紋
指紋
深入研究「Implementation of FPGA-based Accelerator for Deep Neural Networks」主題。共同形成了獨特的指紋。
排序方式
重量
按字母排序
Keyphrases
Deep Neural Network
100%
FPGA Acceleration
100%
Hardware Accelerator
20%
Hardware Complexity
20%
Deep Convolutional Neural Network (deep CNN)
20%
Recognition Rate
20%
Proposed Architecture
20%
Low Latency
20%
Object Recognition
20%
Connection Relationships
20%
Memory Consumption
20%
Complex Operations
20%
Xilinx Zynq
20%
Digital Identification
20%
MNIST
20%
Computer Science
Field Programmable Gate Arrays
100%
Deep Neural Network
100%
Recognition Rate
20%
Hardware Accelerator
20%
Convolutional Neural Network
20%
Neural Network Model
20%
Good Performance
20%
Object Recognition
20%
Computer Hardware
20%
Graphics Processing Unit
20%