跳至主導覽
跳至搜尋
跳過主要內容
國立中央大學 首頁
說明與常見問題
English
中文
首頁
人才檔案
研究單位
研究計畫
研究成果
資料集
榮譽/獲獎
學術活動
新聞/媒體
影響
按專業知識、姓名或所屬機構搜尋
Feedback-controlled enhance-pull-down BiCMOS for sub-3-V digital circuit
Yuh Kuang Tseng,
Kuo Hsing Cheng
, Chung Yu Wu
電機工程學系
研究成果
:
雜誌貢獻
›
會議論文
›
同行評審
總覽
指紋
指紋
深入研究「Feedback-controlled enhance-pull-down BiCMOS for sub-3-V digital circuit」主題。共同形成了獨特的指紋。
排序方式
重量
按字母排序
Keyphrases
Digital Circuits
100%
Pullout
100%
BiCMOS
100%
Supply Voltage
33%
Three-input
33%
XNOR Gate
33%
Low Voltage
16%
Logic Gates
16%
Delay Time
16%
Operation Period
16%
Propagation Delay
16%
Differential Logic
16%
Bipolar Transistor
16%
Driving Capability
16%
NAND Gate
16%
Static Logic
16%
Engineering
Supply Voltage
100%
Digital Electronics
100%
Delay Time
66%
Bipolar Transistor
33%
Operation Period
33%
Logic Gate
33%
Propagation Delay
33%