跳至主導覽
跳至搜尋
跳過主要內容
國立中央大學 首頁
說明與常見問題
English
中文
首頁
人才檔案
研究單位
研究計畫
研究成果
資料集
榮譽/獲獎
學術活動
新聞/媒體
影響
按專業知識、姓名或所屬機構搜尋
Enhancing the data analysis in IC testing by machine learning techniques
Tsung Han Tsai
, Yu Chen Lee, Chi Yu Hsieh
電機工程學系
研究成果
:
書貢獻/報告類型
›
會議論文篇章
›
同行評審
4
引文 斯高帕斯(Scopus)
總覽
指紋
指紋
深入研究「Enhancing the data analysis in IC testing by machine learning techniques」主題。共同形成了獨特的指紋。
排序方式
重量
按字母排序
Keyphrases
Wafer
100%
Machine Learning Techniques
100%
Electrical Parameters
100%
IC Testing
100%
Deep Learning Model
66%
Causes of Error
66%
Electrical Properties
33%
Training Data
33%
Production Cost
33%
Design Process
33%
SVM Classifier
33%
Test Accuracy
33%
IC Design
33%
Interface Problem
33%
Program Use
33%
Monitoring Test
33%
Testing Process
33%
Deep Learning Algorithm
33%
Site Error
33%
Vector Set
33%
Performance Function
33%
Dependent Data
33%
Validation Set
33%
Classifier Learning
33%
Error Types
33%
Small Batch
33%
Machining Error
33%
Distribution Characteristics
33%
Production Factors
33%
Interface Sites
33%
Engineering
Test Result
100%
Machine Learning Technique
100%
Deep Learning Method
75%
Test Time
25%
Test Data
25%
Integrated Circuit Design
25%
Design Process
25%
Test Equipment
25%
Main Factor
25%
Performance Function
25%
Data Format
25%