跳至主導覽
跳至搜尋
跳過主要內容
國立中央大學 首頁
說明與常見問題
English
中文
首頁
人才檔案
研究單位
研究計畫
研究成果
資料集
榮譽/獲獎
學術活動
新聞/媒體
影響
按專業知識、姓名或所屬機構搜尋
Converter-free multiple-voltage scaling techniques for low-power CMOS digital design
Yi Jong Yeh, Sy Yen Kuo,
Jing Yang Jou
電機工程學系
研究成果
:
雜誌貢獻
›
期刊論文
›
同行評審
23
引文 斯高帕斯(Scopus)
總覽
指紋
指紋
深入研究「Converter-free multiple-voltage scaling techniques for low-power CMOS digital design」主題。共同形成了獨特的指紋。
排序方式
重量
按字母排序
Keyphrases
Low Power CMOS
100%
Converter-free
100%
Voltage Scaling
100%
Scaling Technique
100%
Multi-voltage
100%
Digital Design
100%
Power Consumption
40%
Heuristic Algorithms
40%
Level Converter
40%
Multiple Supply Voltage
40%
P-type
20%
Supply Voltage
20%
Combinational Circuits
20%
Large Power
20%
Efficient Heuristics
20%
Static Current
20%
Low-power Design
20%
Physical Layout
20%
Structure Group
20%
Effective Techniques
20%
Computer Science
Supply Voltage
100%
Digital Design
100%
Scaling Technique
100%
Power Consumption
66%
Heuristic Algorithm
66%
Combinational Circuit
33%
Physical Layout
33%
Group Structure
33%
Low-Power Design
33%
Engineering
Supply Voltage
100%
Voltage Scaling
100%
Electric Power Utilization
66%
Level Converter
66%
Design Power
33%
Combinatorial Circuits
33%