跳至主導覽
跳至搜尋
跳過主要內容
國立中央大學 首頁
說明與常見問題
English
中文
首頁
人才檔案
研究單位
研究計畫
研究成果
資料集
榮譽/獲獎
學術活動
新聞/媒體
影響
按專業知識、姓名或所屬機構搜尋
Built-In Self-Test Design for the 3D-Stacked Wide-I/O DRAM
Kun Lun Luo
, Ming Hsueh Wu
,
Chun Lung Hsu
, Chen An Chen
電機工程學系
研究成果
:
雜誌貢獻
›
期刊論文
›
同行評審
總覽
指紋
指紋
深入研究「Built-In Self-Test Design for the 3D-Stacked Wide-I/O DRAM」主題。共同形成了獨特的指紋。
排序方式
重量
按字母排序
Keyphrases
Built-in-self-test (BiST)
100%
Test Design
100%
3D Stacking
100%
Smartphone
50%
Low Power
50%
Mobile Devices
50%
Area Overhead
50%
Fault Detection
50%
Test Time Reduction
50%
Die Stacking
50%
Test Interface
50%
Interface Structure
50%
Stack Configuration
50%
TSV Test
50%
Channel Test
50%
Handheld Gaming
50%
Gaming Consoles
50%
Computer Science
build-in self-test
100%
Input/Output
100%
Experimental Result
25%
Good Performance
25%
Gaming Console
25%
Fault detection
25%
Mobile Device
25%
Engineering
Built-in Self Test
100%
Test Time
28%
Experimental Result
14%
Logic Die
14%
Test Procedure
14%
Good Performance
14%
Area Overhead
14%
Main Benefit
14%
Mobile Phones
14%