跳至主導覽
跳至搜尋
跳過主要內容
國立中央大學 首頁
說明與常見問題
English
中文
首頁
人才檔案
研究單位
研究計畫
研究成果
資料集
榮譽/獲獎
學術活動
新聞/媒體
影響
按專業知識、姓名或所屬機構搜尋
Allocation of RAM built-in self-repair circuits for SOC dies of 3D ICs
Chih Sheng Hou,
Jin Fu Li
電機工程學系
研究成果
:
書貢獻/報告類型
›
會議論文篇章
›
同行評審
3
引文 斯高帕斯(Scopus)
總覽
指紋
指紋
深入研究「Allocation of RAM built-in self-repair circuits for SOC dies of 3D ICs」主題。共同形成了獨特的指紋。
排序方式
重量
按字母排序
Keyphrases
System-on-chip
100%
Three-Dimensional ICs
100%
Built-in Self-repair
100%
Post-bond Test
36%
Pre-bond
36%
Test Power
18%
Power Constraint
18%
Repair Scheme
18%
Test Sequence
18%
Repair Time
18%
Through Silicon via
9%
Allocation Scheme
9%
Repair Method
9%
Area Reduction
9%
Allocation Method
9%
Modern Systems
9%
Minimization Algorithm
9%
Test Scheduling
9%
Distance Constraint
9%
Circuit Reduction
9%
Test Distance
9%
Engineering
System-on-Chip
100%
Reliability Availability and Maintainability (Reliability Engineering)
100%
Test Time
25%
Power Constraint
25%
Test Sequence
25%
Repair Time
25%
Simulation Result
12%
Area Reduction
12%
Modern System
12%