跳至主導覽
跳至搜尋
跳過主要內容
國立中央大學 首頁
說明與常見問題
連結會在新分頁中打開
English
中文
在 國立中央大學 搜尋內容
首頁
人才檔案
研究單位
研究計畫
研究成果
資料集
榮譽/獲獎
學術活動
新聞/媒體
影響
A new logic synthesis and optimization procedure
K. H. Cheng
, V. C. Hsieh
電機工程學系
研究成果
:
雜誌貢獻
›
會議論文
›
同行評審
總覽
指紋
指紋
深入研究「A new logic synthesis and optimization procedure」主題。共同形成了獨特的指紋。
排序方式
重量
按字母排序
Keyphrases
Area-efficient
50%
Circuit Optimization
50%
Design Procedure
50%
Family-centered
50%
High Performance
50%
Logic Circuit
50%
Logic Family
50%
Logic Functions
50%
Logic Optimization
100%
Logic Synthesis
100%
Low Power
50%
Low Power Consumption
50%
Low Voltage
50%
Optimization Procedure
100%
Power Delay Product
50%
Proposed Design
50%
Synthesis Methods
100%
Computer Science
Design Procedure
100%
Logic Family
100%
Logic Synthesis
100%
Low Power Consumption
100%
Supply Voltage
100%
Engineering
Design Procedure
50%
Logic Circuit
100%
Logic Function
50%
Logic Synthesis
100%
Low Power Consumption
50%
Optimisation Procedure
100%
Supply Voltage
50%
Mathematics
Logic Function
50%
Low Power
100%