跳至主導覽
跳至搜尋
跳過主要內容
國立中央大學 首頁
說明與常見問題
English
中文
首頁
人才檔案
研究單位
研究計畫
研究成果
資料集
榮譽/獲獎
學術活動
新聞/媒體
影響
按專業知識、姓名或所屬機構搜尋
A low-cost and scalable test architecture for multi-core chips
Chun Chuan Chi, Cheng Wen Wu,
Jin Fu Li
電機工程學系
研究成果
:
書貢獻/報告類型
›
會議論文篇章
›
同行評審
6
引文 斯高帕斯(Scopus)
總覽
指紋
指紋
深入研究「A low-cost and scalable test architecture for multi-core chips」主題。共同形成了獨特的指紋。
排序方式
重量
按字母排序
Computer Science
Multicore
100%
Advanced Encryption Standard
100%
Multi-Core Architectures
66%
Access Mechanism
66%
Experimental Result
33%
Intensive Computation
33%
Modern Processor
33%
Pipeline Register
33%
Keyphrases
Multicore chips
100%
Test Architecture
100%
Advanced Encryption Standard
60%
Test Access Mechanism
40%
Multicore Architecture
40%
Area Cost
20%
Two Dimensional
20%
Computation-intensive
20%
Pipeline Registers
20%
Scan Cell
20%