跳至主導覽
跳至搜尋
跳過主要內容
國立中央大學 首頁
說明與常見問題
English
中文
首頁
人才檔案
研究單位
研究計畫
研究成果
資料集
榮譽/獲獎
學術活動
新聞/媒體
影響
按專業知識、姓名或所屬機構搜尋
0.5-6 GHz low-voltage low-power mixer using a modified cascode topology in 0.18 μm CMOS technology
K. H. Liang,
H. Y. Chang
電機工程學系
研究成果
:
雜誌貢獻
›
期刊論文
›
同行評審
24
引文 斯高帕斯(Scopus)
總覽
指紋
指紋
深入研究「0.5-6 GHz low-voltage low-power mixer using a modified cascode topology in 0.18 μm CMOS technology」主題。共同形成了獨特的指紋。
排序方式
重量
按字母排序
Keyphrases
CMOS Technology
100%
Mixer
100%
Low Power Mixer
100%
Low-voltage Low-power
100%
Cascode Topology
100%
Supply Voltage
66%
Radio Frequency
66%
Voltage Power
66%
Drain Current
33%
Low Voltage
33%
DC Power Supply
33%
Power Performance
33%
Noise Figure
33%
Third-order Intercept Point
33%
Intermediate Frequency
33%
Downscaling
33%
Low Power
33%
90-nm CMOS Technology
33%
Chip Area
33%
Injection Technique
33%
Down-conversion Mixer
33%
Bulk Current Injection
33%
Frequency Bandwidth
33%
Conversion Gain
33%
IIP3
33%
DC Power
33%
Standard CMOS Technology
33%
65nm CMOS
33%
Sideband Noise
33%
Single Sideband
33%
Engineering
Mixers (Machinery)
100%
Supply Voltage
40%
Radio Frequency
40%
Noise Figure
20%
Order Intercept Point
20%
Intermediate Frequency
20%
Current Drain
20%
Chip Area
20%
Conversion Gain
20%
Frequency Bandwidth
20%
Sidebands
20%