應用於次世代行動通訊系統之低相位與振幅誤差相位偏移器晶片

行動通訊是現代人生活不可或缺的一部分。以每十年為一個世代，行動通訊技術的發展持續進步，也使人們生活更為便利。未來2020 年預計佈建的第五代行動通訊（5G）網路，也將提供更大的資料量、更高的傳輸速率、更短的延遲，並可支援更多的通訊裝置連線。在次世代行動通訊網路中，由於需要服務的裝置大量增加而且更為密集，基地台將由一個大型基站取代為多個小細胞基站。為了提升頻譜效率，巨量多輸入多輸出則是被提出用於小細胞基站端的關鍵技術。在射頻前端，為實現巨量多輸入多輸出，可調整天線陣列主波束的相位陣列成為次世代行動通訊系統基地台端的必然架構，而相位偏移器則是相位陣列中最關鍵的電路。本計畫「應用於次世代行動通訊系統之低相位與振幅誤差相位偏移器晶片」是應科技部「學研合作5G 產業技術開發專案計畫」的徵求而生。本計畫之目的是開發符合工研院所提需求的CMOS 相位偏移器晶片。根據工研院所開的規格，我們將以TSMC 65-nm CMOS 技術設計一3.5-GHz 的五位元相位偏移器，其均方根相位誤差須小於4°，而振幅誤差須小於0.5 dB。我們將以向量疊加式架構來實現此相移器晶片；核心電路將採全差動式，再以transformer baluns 轉換為單端輸出入。向量疊加式相移器中的可變增益放大器將採用面積縮放技巧來設計。本研究計畫預計以一年的時間來完成；整個計畫期程中，將可有兩輪的design cycles。本計畫開發完成的晶片設計將提供給工研院，用於其次世代行動通訊系統的無線收發機之中。