此二年計畫針對AlGaN/GaN HEMT元件鈍化層提出利用MOCVD磊晶之p-GaN表層取代傳統的i-GaN表層並在元件製程中搭配ALD Al2O3或/且PECVD Si3N4鈍化層沉積條件來完成元件製作,其中並配合Mg參雜的活化條件(溫度跟時間)最佳化。提出p-GaN表層取代傳統的i-GaN的主要目的,乃利用元件表面的p-n junction的depletion來阻擋電子移動到元件(材料)表面,如同GaAs HBT的ledge結構,有效減少III-V材料表面複合性電流。計畫中將因應二種主要電路應用(RF power amplification和high-voltage power switching),製作二種元件(0.2 μm Schottky gate跟2 μm MIS Gate元件),並深入討論元件在不同偏壓壓力(stress)下的特性改善成果。除了基本的元件特性分析外,Dit目標降到1 × 1012 cm-2eV-1,額外所考慮的不同偏壓壓力(stress)測試主要包括(1) ID-VDS gate-lag特性,(2) ID-VDS drain-lag特性,(3) Dynamic on-resistance特性,觀察元件導通電阻的改變。(4)缺陷分佈特性,觀察元件導通電流(ID)隨著時間的恢復變化,並搭配變溫進行測量,來取得缺陷的活化能(Ea)。(5)新提出的[s]參數在gate-lag和drain-lag的DC偏壓下測量,並建立等效電路模型,來與gate-lag和drain-lag的ID-VDS特性相關聯。(6)額外加入基板的偏壓與汲極偏壓組合,來區分元件表面缺陷或是緩衝層缺陷。