高密度高效能半導體之關鍵元件與智慧架構開發(1/2)

工業界(2020 IRDS、IBM)根據現有技術發展，已針對元件與架構訂立出各項標準，但是隨著深度學習的快速發展，為了將台灣半導體元件與設計技術領先導入下世代AI系統中，科技部「A世代前瞻半導體技術專案計畫」訂立出各項2030年元件與架構之更具挑戰之技術指標，並鼓勵學界提出破壞性之創新解決方案以達成此策略性目標。本計畫形成跨校團隊，聚焦於下列三項創新技術以達到“高密度高效能半導體之關鍵元件與智慧架構”之開發: 1)新式嵌入式半導體元件開發：開發電晶體垂直堆疊(transistor stacking/monolithic 3D)技術、嵌入式記憶體(eNVM)中之嵌入式磁阻式記憶體(eMRAM)技術以及同時提供eMRAM之SPICE模擬模型，以提升元件端之密度與能源效率。2)新型態記憶體內運算(CIM)電路架構與測試技術開發：結合前述開發元件(eMRAM)與新興記憶體內運算(CIM)原理，設計與開發具高效能及高運算解析度之CIM電路架構；另一方面，考慮到CIM電路可能發生的瑕疵(defect)與製程變異度(PVT)，本技術項目也針對此運算架構提出記憶體內計算電路測試技術，以開發高穩定度與可測試之記憶體內運算架構。3)基於CIM之高彈性混合式AI運算架構開發：善用前述所開發之高效能記憶體內運算電路(CIM)，同時結合數位邏輯電路高彈性與易程式化之特色，開發一套同時具有高效能以及高彈性之混合式(hybrid) AI運算架構，以提升AI系統整體效能。本計畫希望透過元件、電路、與架構之間的協同開發，整合各別的先進技術，將台灣半導體的優勢全面帶入下一代AI系統中。我們所提出的三項子計畫如下：1)高密度高效能元件技術開發，2)高效能及高運算解析度之記憶體內計算電路架構，以及3)抗變異之高效能混合式AI運算架構開發。上述子計畫間技術連動如下：子計畫一將提供兩項關鍵技術，高密度高效能邏輯元件和高密度非揮發之磁阻式記憶體元件，並應用於其他子計畫所提出之架構中。子計畫二則是基於子計畫一所提供之關鍵元件，提出高精準度高效能之記憶體內運算電路開發與測試技術，並將此電路提供予子計畫三協同開發。子計畫三則可以整合子計畫一和子計畫二的關鍵元件與高效能電路，提出混合式AI運算架構，並將複雜的AI計算過程卸載於不同的子模塊中。以上三種技術共同開發與執行，以達到下一代高效能AI運算系統！