跳至主導覽
跳至搜尋
跳過主要內容
國立中央大學 首頁
說明與常見問題
English
中文
首頁
人才檔案
研究單位
研究計畫
研究成果
資料集
榮譽/獲獎
學術活動
新聞/媒體
影響
按專業知識、姓名或所屬機構搜尋
查看斯高帕斯 (Scopus) 概要
鄭 國興
教授
電機工程學系
電子郵件
cheng
ee.ncu.edu
tw
網站
http://pdc.adm.ncu.edu.tw/introduce/introduce5.htm
h-index
1549
引文
18
h-指數
按照存儲在普爾(Pure)的出版物數量及斯高帕斯(Scopus)引文計算。
1991 …
2026
每年研究成果
概覽
指紋
網路
研究計畫
(11)
研究成果
(157)
類似的個人檔案
(5)
研究成果
每年研究成果
1991
2001
2002
2003
2004
2005
2006
2007
2008
2009
2010
2011
2024
75
會議論文篇章
44
期刊論文
30
會議論文
6
篇章
2
更多
1
編者言
1
回顧評介論文
每年研究成果
每年研究成果
7結果
出版年份,標題
(降序)
出版年份,標題
(升序)
標題
類型
篩選
會議論文
搜尋結果
2012
A 0.3-V all digital crystal-less clock generator for energy harvester applications
Liu, J. C., Lee, W. C., Huang, H. Y.,
Cheng, K. H.
, Huang, C. J., Liang, Y. W., Peng, J. H. & Chu, Y. H.,
2012
,
p. 117-120
.
4 p.
研究成果
:
會議貢獻類型
›
會議論文
›
同行評審
Clock Generator
100%
All-digital
100%
Crystal-less Clock
100%
Energy Harvester
100%
Harvester
100%
9
引文 斯高帕斯(Scopus)
A 6-Gb/s 3X-oversampling-like clock and data recovery in 0.13-μm CMOS technology
Jiang, B. Q., Hung, C. L., Chen, B. H. &
Cheng, K. H.
,
2012
,
p. 2597-2600
.
4 p.
研究成果
:
會議貢獻類型
›
會議論文
›
同行評審
Electric Power Utilization
100%
Supply Voltage
100%
Data Rate
100%
Clock Frequency
100%
Speed Data
100%
1
引文 斯高帕斯(Scopus)
2008
A spread-spectrum clock generator using fractional-N PLL controlled delta-sigma modulator for serial-ATA III
Cheng, K. H.
, Hung, C. L., Chang, C. H., Lo, Y. L., Yang, W. B. & Miaw, J. W.,
2008
,
p. 64-67
.
4 p.
研究成果
:
會議貢獻類型
›
會議論文
›
同行評審
Delta-sigma Modulator
100%
Serial ATA
100%
Spread Spectrum Clock Generator
100%
Fractional-N PLL
100%
Phase Locked Loop
100%
5
引文 斯高帕斯(Scopus)
2006
Arbitrary duty cycle synchronous mirror delay circuits design
Hung, C. L., Wu, C. L. &
Cheng, K. H.
,
2006
,
p. 283-286
.
4 p.
研究成果
:
會議貢獻類型
›
會議論文
›
同行評審
Synchronous Mirror Delay
100%
Circuit Design
100%
Delay Circuits
100%
Arbitrary Duty Cycle
100%
Duty Cycle
100%
7
引文 斯高帕斯(Scopus)
1998
Low voltage low power high-speed BiCMOS multiplier
Cheng, K. H.
, Yeha, Y. K. & Lian, F. S.,
1998
,
p. p 4
.
研究成果
:
會議貢獻類型
›
會議論文
›
同行評審
Low-voltage Low-power
100%
BiCMOS
100%
Supply Voltage
100%
Partial Product
100%
BiCMOS Technology
50%
1996
1.2 V CMOS multiplier using low-power current-sensing complementary pass-transistor logic
Cheng, K. H.
& Yee, L. Y.,
1996
,
p. 1037-1040
.
4 p.
研究成果
:
會議貢獻類型
›
會議論文
›
同行評審
Low Power
100%
Current Sensing
100%
Complementary Pass Transistor Logic
100%
Supply Voltage
100%
Speed Operation
100%
1
引文 斯高帕斯(Scopus)
Low-power current-sensing complementary pass-transistor logic (LCSCPTL) for low-voltage high-speed applications
Cheng, K. H.
& Liaw, Y. Y.,
1996
,
p. 16-17
.
2 p.
研究成果
:
會議貢獻類型
›
會議論文
›
同行評審
Low Voltage
100%
Low Power
100%
High-speed Applications
100%
Current Sensing
100%
Complementary Pass Transistor Logic
100%
1
引文 斯高帕斯(Scopus)