每年專案
個人檔案
研究領域
數位積體電路設計/半導體元件/類比積體電路設計
與 UN SDG 相關的專業知識
聯合國會員國於 2015 年同意 17 項全球永續發展目標 (SDG)，以終結貧困、保護地球並確保全體的興盛繁榮。此人的作品有助於以下永續發展目標：
指紋
查看啟用 Kuo-Hsing Cheng 的研究主題。這些主題標籤來自此人的作品。共同形成了獨特的指紋。
- 1 類似的個人檔案
過去五年中的合作和熱門研究領域
國家/地區層面的近期外部共同作業。按一下圓點深入探索詳細資料，或
專案
- 9 已完成
-
A Wide-Range All-Digital Delay-Locked Loop for DDR1-DDR5 Applications
Tsai, C. W., Chiu, Y. T., Tu, Y. H. & Cheng, K. H., 1 10月 2021, 於: IEEE Transactions on Very Large Scale Integration (VLSI) Systems. 29, 10, p. 1720-1729 10 p.研究成果: 雜誌貢獻 › 期刊論文 › 同行評審
4 引文 斯高帕斯（Scopus） -
A Sketch Classifier Technique with Deep Learning Models Realized in an Embedded System
Tsai, T. H., Chi, P. T. & Cheng, K. H., 4月 2019, Proceedings - 2019 22nd International Symposium on Design and Diagnostics of Electronic Circuits and Systems, DDECS 2019. Institute of Electrical and Electronics Engineers Inc., 8724656. (Proceedings - 2019 22nd International Symposium on Design and Diagnostics of Electronic Circuits and Systems, DDECS 2019).研究成果: 書貢獻/報告類型 › 會議論文篇章 › 同行評審
2 引文 斯高帕斯（Scopus） -
A Power-Saving Adaptive Equalizer with a Digital-Controlled Self-Slope Detection
Tu, Y. H., Cheng, K. H., Lee, M. J. & Liu, J. C., 7月 2018, 於: IEEE Transactions on Circuits and Systems I: Regular Papers. 65, 7, p. 2097-2108 12 p.研究成果: 雜誌貢獻 › 期刊論文 › 同行評審
7 引文 斯高帕斯（Scopus） -
A Wide-Range All-Digital Delay-Locked Loop for Double Data Rate Synchronous Dynamic Random Access Memory Application
Tsai, C. W., Chiu, Y. T., Tu, Y. H. & Cheng, K. H., 26 4月 2018, 2018 IEEE International Symposium on Circuits and Systems, ISCAS 2018 - Proceedings. Institute of Electrical and Electronics Engineers Inc., 8350995. (Proceedings - IEEE International Symposium on Circuits and Systems; 卷 2018-May).研究成果: 書貢獻/報告類型 › 會議論文篇章 › 同行評審
8 引文 斯高帕斯（Scopus） -
Low supply voltage and multiphase all-digital crystal-less clock generator
Tu, Y. H., Liu, J. C., Cheng, K. H. & Chang, C. Y., 1 11月 2018, 於: IET Circuits, Devices and Systems. 12, 6, p. 720-725 6 p.研究成果: 雜誌貢獻 › 期刊論文 › 同行評審
3 引文 斯高帕斯（Scopus）