每年專案
個人檔案
研究領域
VLSI 測試/VLSI CAD
指紋
查看啟用 Jwu-E Chen 的研究主題。這些主題標籤來自此人的作品。共同形成了獨特的指紋。
- 1 類似的個人檔案
網路
國家/地區層面的近期外部共同作業。按一下圓點深入探索詳細資料，或
專案
- 5 已完成
-
Application of Three-Repetition Tests Scheme to Improve Integrated Circuits Test Quality to Near-Zero Defect
Yeh, C. H. & Chen, J. E., 1 6月 2022, 於: Sensors (Switzerland). 22, 11, 4158.研究成果: 雜誌貢獻 › 期刊論文 › 同行評審
開啟存取 -
Using Enhanced Test Systems Based on Digital IC Test Model for the Improvement of Test Yield
Yeh, C. H., Chen, J. E., Chang, C. J. & Huang, T. C., 1 4月 2022, 於: Electronics (Switzerland). 11, 7, 1115.研究成果: 雜誌貢獻 › 期刊論文 › 同行評審
開啟存取1 引文 斯高帕斯（Scopus） -
Wafer Defect Pattern Labeling and Recognition Using Semi-Supervised Learning
Li, K. S. M., Jiang, X. H., Chen, L. L. Y., Wang, S. J., Huang, A. Y. A., Chen, J. E., Liang, H. C. & Hsu, C. L., 1 5月 2022, 於: IEEE Transactions on Semiconductor Manufacturing. 35, 2, p. 291-299 9 p.研究成果: 雜誌貢獻 › 期刊論文 › 同行評審
2 引文 斯高帕斯（Scopus） -
Wafer Scratch Pattern Reconstruction for High Diagnosis Accuracy and Yield Optimization
Li, K. S. M., Chen, L. L. Y., Liao, P. Y. Y., Wang, S. J., Huang, A. Y. A., Chou, L., Tsai, N. C. Y., Cheng, K. C. C., Han, G. C. H., Lee, C. S., Chen, J. E., Liang, H. C. & Hsu, C. L., 1 5月 2022, 於: IEEE Transactions on Semiconductor Manufacturing. 35, 2, p. 272-281 10 p.研究成果: 雜誌貢獻 › 期刊論文 › 同行評審
1 引文 斯高帕斯（Scopus） -
Automatic Inspection for Wafer Defect Pattern Recognition with Unsupervised Clustering
Li, K. S. M., Li-Yang Chen, L., Cheng, K. C. C., Yi-Yu Liao, P., Wang, S. J., Huang, A. Y. A., Tsai, N., Chou, L., Han, G. C. H., Chen, J. E., Liang, H. C. & Hsu, C. L., 24 5月 2021, Proceedings - 2021 IEEE European Test Symposium, ETS 2021. Institute of Electrical and Electronics Engineers Inc., 9465457. (Proceedings of the European Test Workshop; 卷 2021-May).研究成果: 書貢獻/報告類型 › 會議論文篇章 › 同行評審
1 引文 斯高帕斯（Scopus）